Назначение выводов и сигналы БИС КР1821РФ55

Обозначение вывода	№	Описание
AD0 … AD7	12 …19	8-разрядная мультиплексированная двунаправленная шина адрес/ данные (выход/вход)
A8 – A10	21…23	Три старших разряда адреса (вход)
PA0 … PA7	24…31	8-разрядный двунаправленный порт PA
PB0 … PB7	32…39	8-разрядный двунаправленный порт PB
ALE		Вход для управляющего импульса, разрешающего фиксацию адреса, выставленного на мультиплексированной шине адрес/данные, во внутреннем регистре хранения адреса
		Вход сигнала выбора доступа к портам ( = 1) или к ПЗУ ( = 0)
		Вход для управляющего строба при выполнении цикла чтения из ПЗУ
		Вход для управляющего строба при выполнении цикла чтения из портов PA и PB
		Вход для управляющего строба при выполнении цикла записи в порты PA и PB
CLK		Вход для сигнала синхронизации
READY		Выход сигнала запроса состояния ожидания для процессора
CS1		Выбор кристалла (логический вход). Сигнал единичного уровня для включения БИС во взаимодействие с внешним устройством
		Выбор кристалла (логический вход). Сигнал нулевого уровня для включения БИС во взаимодействие с внешним устройством
RESET		Вход для импульса сброса
VCC		Вывод для подключения источника питания (+5 В).
VSS		Общий вывод (“земля”)

Программирование режимов портов БИС РФ55

Каждый порт имеет 8-разрядный регистр направления передачи данных, содержание которого определяет индивидуальную настройку каждой линии порта на ввод или вывод. С этой целью в регистр направления передачи загружается управляющий байт, в котором нулевой бит настраивает соответствующую линию на ввод, а единичный – на вывод. Содержимое регистров направления передачи данных нельзя прочитать.

Адресация портов и регистров направления передачи данных осуществляется в соответствии с таблицей с помощью линий AD7 – AD0 при = 1.

1.4. КР1821РУ55 (Intel 8155/8156): ОЗУ с портами ввода-

Вывода и таймером

В состав БИС РУ55 входит статическое ОЗУ емкостью 256 х 8 бит, два 8-разрядных (PА и PВ) и один 6-разрядный (PС) порты ввода-вывода и 14-разрядный программируемый счетчик/таймер.

Все разряды портов PА и PВ используются для ввода-вывода параллельно, т.е. невозможна установка направления передачи индивидуально для каждого разряда. Порты PА и PВ содержат буферные регистры для запоминания пересылаемого байта данных.