Рекомендации по проектированию дискретного устройства на элементах малой степени интеграции

Проектируемое дискретное устройство – это автомат с памятью, предназначенный для выполнения различных операций над многоразрядными словами, одно из которых подаётся на вход, а второе находится в памяти устройства. Результат выполненной операции помещается в память, заменяя её предыдущее содержание. На рис.1 приведена структурная схема устройства. Оно содержит комбинационные цепи и элементы памяти (статические триггеры).

X0                                                       Тг0                                             j 0                             Q0                                           Xn-1                                     y 0                                                                                                                   Z0  Y0                                                            Тг1                                             j 1                         Q1 YN-1                       КСх1                                                              КСх2                                                        y 1                                                      Тг n-1                                             j n-1                         Qn-1                                                    Zn-1                                                                                       y n-1     C

Рис.1. Структурная схема дискретного устройства

В этой схеме число n триггеров равно количеству разрядов операндов.

На структурной схеме обозначены:

– множество входных данных;

 – сигналы состояния дискретного устройства;

 – множество управляющих сигналов.

 – множество входных переносов (для каскадирования устройств с целью расширения разрядности операндов);

– множество выходных данных.

Закон функционирования автомата задаётся унарным кодом выполняемой операции Y_j (j=0,…,N–1 ). Внутреннее состояние определяется двоичным кодом выходных сигналов триггеров:  – до выполнения операции и  – после. Первая комбинационная схема КСх1 должна вырабатывать такие функции возбуждения j _i , y _i для каждого входа всех триггеров, которые обеспечивают переходы триггеров в соответствии с выполняемой операцией Y_j, а так же набором входных данных  и кодом . Предмет синтеза комбинационной схемы КСх1 – реализация функций

;

для всех заданных операций (j=0,…, N–1).

Все триггеры тактируются общим синхросигналом С.

Функции выхода автомата с памятью зависят от внутреннего состояния после выполнения операции. Выходные сигналы  вырабатывает вторая комбинационная схема КСх2. Кроме этого, в устройстве должны формироваться выходные сигналы переноса  для тех операций, в которых они предусматриваются.

Ниже приводится примерный перечень операций.

Y₀ – установка устройства в начальное состояние (запись “0” во все триггеры).

Y₁ – запись в память входного двоичного числа  X_n–1 …X₁X₀ .

Y₂ – сдвиг записанного в триггеры двоичного слова Q_n–1 …Q₁Q₀ на один разряд вправо или влево.

Y₃ – логическая операция (AND, OR, XOR) c двумя числами: входным X_n–1 …X₁X₀   и кодом Q_n–1 …Q₁Q₀. Результат операции запоминается в триггерах.

Y₄ – арифметическая операция сложения или вычитания с двумя операндами: входным числом X_n–1 …X₁X₀   и кодом Q_n–1…Q₁Q₀, с учётом входного переноса (заёма). Результат операции запоминается в триггерах.

Y₅ – операция инкремента (декремента): содержимое памяти Q_n–1 …Q₁Q₀  по каждому тактовому импульсу увеличивается (уменьшается) на единицу.

Y₆ – операция преобразования кода Q_n–1…Q₁Q₀ , например, в дополнительный или обратный. Результат операции запоминается в триггерах.

Y₇ – операция сравнения чисел X_n–1 …X₁X₀ и Q_n–1…Q₁Q₀ на “равно”, “больше”, “меньше” и т.д.

Y₈ – операция “свёртки” числа Q_n–1…Q₁Q₀ по модулю 2 или по модулю 3. (В последнем случае результатом операции является код остатка от деления на 3).

При синтезе проектируемое устройство удобно представить в виде модульной структуры, приведенной на рис.2. Многоразрядное устройство представлено как набор элементарных устройств , каждое из которых соответствует одному двоичному разряду. Первая комбинационная схема КСх1 рассредоточена по указанным устройствам. В такой структуре межразрядные  переносы для большинства операций формируются по последовательной или сквозной схеме. Если же в задании для отдельных операций определён параллельный перенос, то это должно быть учтено при синтезе устройств.

Рис.2. Модульная структура дискретного устройства

Синтез элементарного дискретного устройства сводится к получению функций возбуждения для каждой операции отдельно и далее, к построению объединенных функций возбуждения триггера элементарного дискретного устройства.

    Вид функций возбуждения зависит от логического типа используемых триггеров. Поэтому сначала следует привести таблицу значений входных сигналов триггера, обеспечивающих его переходы из одного состояния в другое.

Получение функции возбуждения для каждой микрооперации сводится к выполнению следующих этапов:

1) построение таблицы для выполняемой операции, включающей все комбинации исходных данных и соответствующие состояния триггера после выполнения операции;

2) определение значений функций возбуждения для каждой строки таблицы выполняемой операции с учетом словаря переходов заданного триггера;

3) получение минимизированной функции возбуждения для каждого входа триггера в дизъюнктивной нормальной форме.

Построение объединенной функции возбуждения реализуется следующими этапами:

1) построение объединенной таблицы функционирования для каждой микрооперации и каждого установочного входа триггера;

2) запись и минимизация объединенных функций возбуждения в логическом базисе используемой серии элементов.

В объединенной таблице строки соответствуют микрооперациям Y_j, а столбцы идентифицируются с информационными входами триггеров. На пересечении строки, соответствующей микрооперации Y_j и столбцов i–го разряда записываются функции возбуждения  и , соответствующие входам триггера этого разряда. Далее для каждого информационного входа, т.е. столбца таблицы, записывается функция возбуждения в виде:

;

,

где N - число микроопераций;

,  - функции возбуждения для информационных  входов триггера i-го разряда;

, - функции возбуждения триггера i-го разряда при выполнении микрооперации Y_j.

После получения объединенных логических функций возбуждения и их минимизации осуществляется покрытие заданным набором интегральных логических элементов.

    При проектировании необходимо стремиться к минимизации затрат интегральных микросхем, поэтому необходимо максимально учитывать возможности входной логической схемы используемого триггера при реализации логических функций.

    После перехода в заданный элементный базис и приведения в соответствие логических элементов схемы и корпусов реальных интегральных микросхем осуществляется построение электрической принципиальной схемы дискретного узла с обозначениями выводов микросхем.

После построения электрической принципиальной схемы необходимо оценить минимальное быстродействие дискретного устройства и его функциональную надежность.

    Быстродействие дискретного устройства следует оценивать по максимальной частоте тактовых импульсов , поступающих на синхронизирующий вход, которая не приводит к нарушению работы. В общем случае для расчета максимальной тактовой частоты  необходимо определить минимально допустимые длительности тактового импульса  и паузы между тактовыми импульсами . Тогда частоту можно определить по формуле:

.

Длительность такта для синхронных схем дискретного устройства определяется исходя из быстродействия используемого триггера. Быстродействие определяется по справочным данным, имеющимся в
[5, 6, 7, 8], либо в соответствии с методикой, изложенной в учебном пособии  [1, с. 108 – 116].

    Длительность паузы между тактовыми импульсами определяется временем переходного процесса в дискретном устройстве и оценивается максимальной длиной функциональной цепи:

где  - максимальная задержка сигнала на одном элементе;

    m - число уровней функциональной цепи (глубина комбинационной схемы).

    Для счетного режима длительность паузы оценивается по функциональной цепи распространения поразрядного переноса для наихудшего случая.

    Длительность импульса для схем, в которых тактирующий сигнал на синхронизирующий вход поступает через цепочку логических элементов, определяется по глубине комбинационной схемы, подключенной к синхронизирующему входу триггера.

Анализ функциональной надежности дискретного устройства сводится к оценке устойчивости схемы при переключении каждого из входных сигналов. Для оценки устойчивости дискретного устройства необходимо выявить состязающиеся цепи. В случае их наличия осуществить их сравнительный анализ.

    Если через  и  обозначить число элементов в состязающихся цепях, где  > , и через  и  обозначить минимальную и максимальную задержки в логических элементах, то условием функционирования устройства без сбоев является:

.

Предполагается, что цепь первая  должна быть длиннее второй цепи .